老子有钱lzyq88
  咨询电话:15395809431

老子有钱新手卡

用于图像阵列检测器和自动头灯控制的控制电路

用于图像阵列检测器和自动头灯控制的控制电路

本发明公开了一种控制系统(1,2)用于控制图像阵列检测器(3)并通过串行通信接口(6)控制图像阵列检测器(3)和微控制器(5)之间的通信。控制系统(1,2)能够有效地控制图像阵列检测器(3)的各个方面,例如开窗口、操作方式、灵敏度以及其它参数,以便减少数据输出量。本发明的一个重要方面涉及这样的事实,即,控制电路(1,2)可以相当容易地且相当高效地以CMOS的形式构成,其具有相当少的输出插头,能够使控制电路(1,2)容易而有效地和基于CMOS的图像阵列检测器(3)甚至和微控制器(5)集成在一起,从而减少元件数量,因而降低整个系统的成本。

图12c执行图12c的块500。微控制器5(图10c)由5个信号通路和ASIC XC4003E相连。由上面的讨论可以清楚地看出,简单的改变便能使得这个数量被减少到4个,其中利用可以选择地被提供用于实现选择的诊断检查的第5个连接。微控制器5的串行外围接口(SPI)端口包括4个信号连接,其中的3个是双向线路,它们直接和每个装置的相应的插头在串行SPI总线上互连,在本实施例中,所述总线只由微控制器5和ASIC XC4003E构成。

图12a-12b是用于产生图10b所示的ASIC XC4003E的程序的顶层示意图。图12a-12b和参考的下层图一起使用WorkviewOfficeTM,Version 7.31,Feb.6,1977,Viewlogic Systems,Inc.结合Unified Library from Xilinx,Inc.来实现。使用这些方法产生一个网格表,该表可以用Xilinx Design Manager version M1.3.7进行处理。由Xilinx Design Manager的部件程序产生的位流可以用于对ASIC XC4003E编程。图10b的Atmel At17C65串行存储器被配置用于存储程序,并在每当对该电路首次供电时自动地对XC4003E下载程序。

本发明的另一个目的在于提供一种用于控制图像阵列检测器例如有源图像象素阵列检测器的各种功能的控制电路。

对于上述的示例的应用,按照本发明的控制系统适用于经济地实行灵活的开窗功能。例如,在上述示例的应用中有3个重要的考虑。第一,能够控制窗口尺寸和方向以及图像阵列检测器的操作方式,这具有较大的实用性,例如,在上述的应用中,在双窗口方式和单窗口操作方式之间转换的能力。第二,其它参数,例如灵敏度、帧读出重复定时、以及要读出的帧数都需要被控制。第三,在上述的示例的应用中,实际上每个新的读数都要求主要改变前一个读数的设置,因此其必须能够快速地改变这些设置。即使在这种应用中,也需要频繁地大量地改变操作设置,由于要求在每次读出之前写入所有的设置,所以增加了一些辅助操作。这也使得不再需要寻址传递和较复杂的总线结构和在图像阵列控制电路中的地址译码。

控制电路有两种一般的操作方式,第一种是指令串行加载方式,其中寄存器利用72位数据(9个串行传递的字节)被串行地加载。第二种操作方式是指令执行方式,其中寄存器被重构,并被有选择地选通,以便利用8个时钟周期序列完成递增、加载和比较功能,这些是用于产生复杂的地址序列和按顺序输出阵列检测器的被控的窗口读出所需的表示输出的状态所需的。该电路产生二进制的行和列的地址,它们被阵列检测器解码,从而在选择的行和列的交点选择合适的行和象素,以便完成所需的控制与读出功能。

Description

IFDXF寄存器被预置为增加的积分延迟时间和1的和的二进制补码形式。即,在无额外延迟周期时,其以二进制补码形式被设置为-1,当在每个读出周期在复位和读出之间有2个额外积分延迟时,其以二进制补码形式被设置为-3。在IFDXF寄存器中的值通过如同低的和高的列与行计数寄存器那样使其再循环从而被保持。计数器IFCXF起初被加载为1加上IFDXF寄存器中的值,并确定溢出状态,其中通过使积分帧计数溢出IFCOV对于下8个时钟周期为高,对于所述8个周期确定选通积分帧计数EIFC信号。如同前一个块一样,确定EIFC,以便增加计数,并且溢出指示的确定使来自IFDXF的值的复制值被预增加,并被复制在IFCXF中。使用预增加功能从而使得当计数器被加载时在同一个周期可以发生溢出状态。确定IFCOV用于表示积分帧延迟周期的结束。对于每个周期的帧间隔,通过确定8个CLK信号的EIFC信号被选通一次。串行加一和溢出检测器使用两个触发器,几个逻辑在IFCA接通并输出一个串行位流,其等于1加上在IFIN输入的串行位流的值。

在块320中说明的逻辑被自含用于完成递增、比较和复制,以便根据需要产生上述的序列。其响应CLK输入的8的循环序列进行这些处理,其中选通象素计数EPXC输入是高的。在8个时钟周期的第一个,确定第一个并被串行加一电路326用于对ACXF计数的最低有效位加一。串行加一电路326包含几个门电路,并只包含一个触发器用于记录进位。除去在串行加载复位计数周期期间,串行递增的输出ACA被选择器324选择,使得递增的值在8个选通的时钟周期之后出现在ACXF中。在每个递增操作期间,EPXC也选通LCXF,并且利用SLD为低,LCO被送到LCIN,其是LC7F的D输入端。因而,在8个选通的时钟周期结束时,LCXF的原始内容被再循环到其开始位置,使得LCXF的值保留其原始的低的列地址。高的列地址HCXF以相同方式被再循环,并且在ACIN的新的被变成串行的ACXF的值以位状的方式和被变成串行的高的列地址在HCIN比较。串行比较功能由块327完成,其只含有两个触发器和几个逻辑门。一个触发器保持跟踪计数器的值和高列地址按位相等,同时将其串行地提供给比较器,另一个被用于在下一个8个时钟周期期间产生ACEH输出信号,在此期间内,在ACXF中的计数等于等于HCXF中的高列地址之后确定EPXC。第一个被用于初始化串行比较相等表示,最后一个被用于发出所需的更新信号ACEH。注意,用这种方式,ACEH被确定以便精确地把低列地址复制到计数器所需的时钟周期数。此外,ACEH被输出,并作为输入被送到控制电路,用于表示行的结束。在行之间的EPXC的其它的周期分选通中,有5个象素暂停,使得可以完成所需的行的特定功能。否则,在指令的整个执行周期期间,列计数被定期地递增,而不管是否正在读象素值,从而使象素计数定期地循环,以便定期地确定ACEH,其被用于选通行计数,所述行计数以类似的方式循环,以便使积分帧计数循环,这又使读帧计数增加,直到所需的帧数被读出。只有当计数ACXF处于其在8个时钟序列的第一个和最后一个时钟周期之间的静止位置时,才确定CCLK信号,使得在列选择寄存器中寄存的位不会被移到错误位置。

在构成象素时钟的周期的12个中的6个连续的时钟周期期间,CCA被建立。在任何先前的行和列时钟之后,大约4个CLK周期CCA被建立,并且大约在任何随后的行或列时钟之前2个时钟周期返回0,这使得得到一个好的信号,用于选通NSHS,NSHR和RR,使得当这些信号建立时行和列选择是稳定的。

尾灯比其周围环境亮,不过,由尾灯发出的红光被一个距离的环境光淡化了。当比较给定区域的红光数量和在同一区域的非红光数量时,这个因素是重要的。当被比较的空间区域相对于光源较大时,红光的百分数被减小。比较起来,如果在阵列106的中心使用10微米的象素代替40微米的象素,则尾灯将对着90%的总面积,因而改进了16倍。

方块300和320共同产生列地址,并也按照刚才所述的方式循环,从而建立周期的行时基。块330和340执行类似的但不同的功能,用于产生行地址,并产生周期的帧扫描定时信号。该说明将针对不同的情况进行。在预期的应用中,第二帧列偏移一般是小的,但是第二帧行偏移是大的。因此,SROXF的8位都被用于第二帧行偏移。因为已经使低位第一的顺序倒置,SROXF是一个一个简单的8位移位寄存器,其具有只有在串行指令加载期间,即当SLD为高时才被确定的选通。加法器337累加第二帧行偏移的功能和用于第二帧列偏移的块307中包括的相关电路的功能类似,并且选择第二帧SSF信号的用途和RCLK的用于把新的行选择地址寄存到RSOXF寄存器中的用途类似。不过,确定RCLK以便选择新的行时的定时是十分不同的。两个单独的行选择计数器被不同地初始化,但是被一起增加。每个计数器被单独地和高的行地址比较,并在用于确定选通行计数ERWC信号的下8个时钟周期期间复位为低的行地址。可能被增加一个第二帧行偏移的复位的行计数器RRXF被用于选择行,从而在积分时间开始时复位。模数行计数ARXF被用于选择行,从而选通电容保持寄存器,用于对读出窗口的低列到高列中的象素进行模数转换。复位行计数器RRXF被初始化等于低的行地址,使得其总的配置直接类似于列计数。不过,模数读行ARXF计数被初始化为被规定为读指令一部分的值。这个给定的值应当大于被写入LRXF的低的行计数,或者等于被写入HRXF的高的行计数。当其被加载和被递增时,以及被复位为低的行计数时,在递增操作期间,在检查过是否等于高的行计数之后,每个计数被分别检查是否等于高的行计数。其结果是,复位的行和模数读行计数器按照同一上升速度通过行计数值的同一范围,但是彼此不同相。当复位的行RRW信号被确定,从而在积分时间开始时使一个行复位时,数据选择器345接通来自RRXF计数器的总线343到总线334。否则来自ARXF计数器的总线344被和334接通,从而选择要读出的行。当复位行地址等于低的行地址时,即在帧的顶部时,用于开始积分时间的相继行的复位在指令周期开始时开始。用于开始积分时间的行的复位一旦开始,便继续直到帧或帧对中所有的行都被复位为止。在积分帧间隔复位操作被停止,所述积分帧间隔等于被插入并被继续到在最后的读出周期帧或帧对被复位时的积分延迟的帧数。然后在一个或几个行之后,当模数行计数器被设置等于低的行地址,从而读出操作在帧对顶部进行时,行的读出操作开始。如同复位处理一样,读出一旦开始,便继续到帧的结束,其中伴随着读出暂时被停止,以便增加积分延迟帧周期。在最后帧或帧对的最后行的读出被完成之后,结束指令的执行。